如何提高芯片级封装集成电路的热性能icbuy

如何提高芯片级封装集成电路的热性能icbuy

便携式电子设计中由于尺寸和重量的限制，要求设计人员必须减少电子元器件的尺寸和用于PCB连接其他电子设备的区域大小，为了满足这些需求，采用CSP封装来减小所需要的PCB面积是在设计中所常见的变化。由于总PCB面积减小，可用于扩散热量和部设高功率PCB走线的选项随之减少。而且，QFN封装与一个同等CSP封装进行比较，其散热性能也不匹配。因此，当务之急是要对PCB设计进行优化以使热量从CSP传输至PCB，再由PCB扩散到空气中。测量热传导率的参数是结到周围环境的热阻指标Theta-JA （θJA （℃/W））。　　作为参考，在使一个典型的QFN封装E-PAD（3x3mm2）与一个具有0.4mm间距的CSP器件连接时，为了匹配传热所用的面积大小，需要连接将近30个CSP引脚以便维持同等的由E-PAD面积决定的散热能力。对于一个精心设计的PCB，在同一电气负载条件下把相同的硅器件焊接到类似的印刷电路板时，θJA数据大小可从CSP封装的45℃/W到等效QFN封装的25℃/W（来源于IDT P9023无线充电接收器的参考数据），比同等QFN相比，这样的差异意味着CSP将会工作在更高的温度下。一个采用CSP封装的IC在与具有相同功耗的QFN相比时，其散热性能通常仅有后者的一半。因此，对于一个精心计划的PCB设计，如果没有进行合适的补偿，CSP封装的热性能可以很容易地比同等QFN坏两倍。　　对于一个封装好的IC，其工作温度通常由三个因素决定：对流、传导和实现一定性能所消耗的功率。在采用热阻参数对于CSP IC进行热分析计算时，应该注意到计算是基于对IC到PCB之间散热通孔（via）数量的估计，每个连接都可形成用于把热量从IC半导体结导出的散热路径。这些估算假定IC安装到由JEDEC标准51所限定的3“×4.5”的固体铜4层印刷电路板上，而在实际应用中，PCB设计所占面积通常比较小，具有切口部和其他不规则形状因素，并且有许多组件、多个路径和电连接，这与JEDEC标准相比会使PCB热性能下降。　　设计者面临的一个常见的困境是如何把在IC上产生的热量通过PCB传输到空气中，在散热路径上具有最小的温度下降。